Silicon Designed to Be Verified
貫通 RTL 設計至量產晶片的完整研發流程，讓設計與驗證全程並行推進，而非在設計完成後再進行驗證。
IP/SoC Design Service
團隊成員晶片研發經驗累計超過 250 年，曾參與並交付涵蓋 AI、車用、資料中心、消費性電子與記憶體控制器等領域的 SoC 專案。在先進架構、記憶體子系統與高速介面等關鍵技術方向累積了深厚的工程經驗，具備應對複雜 SoC 設計挑戰的能力。
RTL Design
提供 Block/IP 或 SoC 層級的 RTL 設計交付。以客戶現有的設計流程與研發體系為基礎，承擔指定 Block、IP 或 SoC 的 RTL 設計工作。
Full Front-End
從 RTL 設計到合成與 DFT，提供完整的前端設計服務。設計與驗證由同一團隊負責，減少團隊間的交接，使驗證與設計同步推進，在 RTL 仍可修改的階段及時發現並修正問題，形成持續的設計驗證閉環。
Turnkey
提供從規格定義到量產的完整設計服務，包括晶圓代工廠對接以及與後端合作夥伴的協同。
我們不採用人員外派的方式，即不將工程師直接派駐到客戶團隊中。單純外派工程師，並不能同時提供配套的研發環境與完整的工作流程，最終客戶取得的只是人力投入，而不是完整的研發能力。因此，我們更傾向於在自有研發環境中進行工作，由我們的研發團隊完成設計與驗證：設計過程中持續與參考模型進行比對，採用分層迴歸測試策略，並重用既有的驗證環境與測試資源。這樣的交付方式能夠提升專案推進效率與設計準確性，並最終反映在專案週期與交付品質上。
Hardware Comes With the Code That Drives It
演算法 C 模型定義 Block 的預期行為，並作為 RTL 設計的參考基準。RTL 設計過程中持續與 C 模型進行比對，從專案開發早期開始，透過 RTL 模擬持續檢查結果一致性，並貫穿整個設計流程直至 Sign-off。C 模型始終作為演算法規格，由演算法負責人持續維護。
在 RTL 開發的同時，由同一設計團隊同步撰寫驅動硬體的 C 程式碼，包括暫存器讀寫、初始化流程，以及僅靠暫存器對應無法完整描述的執行順序與限制。C 程式碼與 RTL 同步開發，而不是在設計完成後再依文件補寫，從而保持兩者一致。設計發生變更時，相關程式碼同步更新；如果兩者出現不一致，模擬將無法通過。
最終交付的不只是經過驗證的 RTL。對於 SoC，這套驅動程式碼可在晶片測試與 Silicon Bring-up 階段作為參考，用於判斷問題究竟來自硬體還是軟體。對於 IP Block，則可直接作為 Device Driver 開發的起點。
Two Ways to Hand Off a Design
Design Then Verify
- RTL 設計完成後，驗證才開始介入
- 設計進入後續階段後才發現問題
- 以文件形式交付暫存器對應
- 初始化順序需要透過與設計人員溝通確認
- 直到 Silicon Bring-up 階段，軟體團隊才開始開發對應的驅動軟體
MetaEncore Approach
- 從設計早期開始，持續以 C 模型對 RTL 進行驗證
- 在 RTL 仍可修改時及時發現 RTL 與 C 模型的不一致
- 驅動 C 程式碼與 RTL 同步開發
- 初始化流程與執行順序以可直接使用的程式碼交付，而非文件描述
- Silicon 到位後，即可直接使用既有的參考程式碼
IP and Applications
IP
- ARM / RISC-V / MIPS
- PCIe Gen3 / Gen5
- NPU / GPU
- LPDDR5/4/4x, GDDR6
- USB 2.0/3.0
Application
- MCU
- 車用視覺
- AI（On-Device、Edge、HPC）
- 影像監控攝影機
- IoT / 感測器控制
面對新的協定或不熟悉的技術領域，這一原則同樣適用：從設計之初就考慮可驗證性。告訴我們貴公司正在開發的 IP，我們可以結合具體情況，建議合適的切入點。
What You Receive
- RTL 程式碼 – 可合成的 RTL 程式碼，並備有設計意圖與程式碼結構說明
- C 程式碼 – 用於驅動硬體的暫存器讀寫、初始化流程與執行順序限制
- 參考模型 – 用於 RTL 驗證的演算法模型，並與 RTL 一併交付
- 驗證環境 – 與設計同步建置的驗證平台與迴歸測試集
- 合成與 DFT – 依前端設計服務範圍，可提供約束檔案、合成結果與掃描鏈插入結果
- 技術交接 – 提供交付文件與技術講解，協助貴公司團隊快速接手專案
Have a Design Challenge?
請告訴我們架構、目標應用，以及希望我們把流程做到哪一步。接下來怎麼走，我們一起把它談具體。